cpu-architecture

14Nhiệt

3Trả lời

Viết một hệ điều hành với UEFI

Tôi đã không được mã hóa nhiều thời gian gần đây do trường học nhưng tôi đã quyết định tôi muốn bắt đầu làm việc trên phát triển hệ điều hành một lần nữa. Gần đây tuy nhiên tôi đã nghe những thứ về EF

assembly cpu-architecture osdev efi uefi 2012-10-16

---

5Nhiệt

2Trả lời

Làm thế nào để lập trình cho biết Linux đang ở chế độ PAE hoặc không PAE?

Cần tạo tập lệnh để kiểm tra xem hạt nhân có ở chế độ PAE hay không. Chắc chắn, nó không đủ để chỉ kiểm tra xem các lá cờ/proc/cpuinfo có cài đặt 'pae' này hay không. Chúng ta phải biết cơ chế PAE có

memory memory-management linux-kernel kernel cpu-architecture 2012-12-12

---

25Nhiệt

2Trả lời

Là x86 RISC hoặc CISC?

Theo Wikipedia, x86 là một thiết kế CISC, nhưng tôi cũng đã nghe/đọc rằng đó là RISC. Cái gì đúng? Tôi cũng muốn biết lý do tại sao đó là CISC hoặc RISC. Điều gì quyết định nếu một thiết kế là RISC ho

x86 cpu cpu-architecture 2012-10-25

---

10Nhiệt

4Trả lời

Một ứng dụng được xây dựng chỉ với armeabi chạy trên thiết bị armeabi-v7a?

Các Xamarin documentation là một chút không rõ ràng về điều này. Nếu tôi xây dựng ứng dụng của mình chỉ với armeabi được chọn trong tùy chọn xây dựng, ứng dụng của tôi sẽ là: Có sẵn cho các thiết bị v

android build xamarin.android xamarin cpu-architecture 2013-07-02

---

6Nhiệt

1Trả lời

Đăng ký XMM Tổng số hoặc mỗi lõi

Trong CPU đa lõi, mỗi lõi có quyền truy cập vào ngân hàng riêng của sổ đăng ký XMM không? Ví dụ: nếu một con chip được liệt kê là có 16 thanh ghi XMM (XMM0-XMM15), thì có 16 thanh ghi trên mỗi lõi hoặ

cpu multicore sse cpu-registers cpu-architecture 2013-03-26

---

28Nhiệt

2Trả lời

Đăng ký chương trình và hướng dẫn đăng ký

Bộ đếm chương trình giữ địa chỉ của lệnh cần được thực hiện tiếp theo, trong khi thanh ghi lệnh giữ lệnh thực tế được thực thi. không phải một trong số họ là đủ? Và độ dài của mỗi thanh ghi này là bao

cpu-registers cpu-architecture program-counter 2013-04-01

---

42Nhiệt

5Trả lời

Lần truy cập bộ nhớ cache và bộ nhớ cache bị thiếu là gì? Tại sao ngữ cảnh chuyển đổi sẽ gây ra bộ nhớ cache bỏ lỡ?

Từ ngày 11 Chương (Hiệu suất và khả năng mở rộng) và phần tên Context Switching của JCIP book: Khi một thread mới được bật trong, các dữ liệu cần thiết dường như không được trong bộ nhớ cache của bộ x

concurrency language-agnostic cpu cpu-architecture cpu-cache 2013-09-01

---

36Nhiệt

4Trả lời

Bộ nhớ cache ánh xạ trực tiếp hoạt động như thế nào?

Tôi đang tham gia khóa học Kiến trúc hệ thống và tôi gặp khó khăn khi hiểu cách hoạt động của bộ nhớ cache được ánh xạ trực tiếp. Tôi đã xem xét một vài nơi và họ giải thích nó theo một cách khác khiế

caching system cpu-architecture 2013-04-10

---

5Nhiệt

1Trả lời

Ngoại lệ trong msvcrt được liên kết tĩnh bằng Visual Studio 2012

Dường như có sự cố trong phiên bản được liên kết tĩnh của VS2012. Bắt đầu một ứng dụng bảng điều khiển trên một hệ thống cũ dẫn đến một ngoại lệ, bất cứ khi nào các luồng được sử dụng, mặc dù các hệ t

c++ visual-studio-2012 cpu-architecture msvcrt sse2 2013-09-10

---

8Nhiệt

3Trả lời

MWAIT và HALT về hiệu quả

Tôi đang nêu lên một thắc mắc liên quan đến hướng dẫn MONITOR-MWAIT và HLT. Cả hai tạm dừng bộ vi xử lý, cả hai đều tỉnh dậy trên các bộ kích hoạt bên ngoài khác nhau (ngắt vv). Trong các thí nghiệm c

assembly x86-64 cpu-architecture instruction-set 2012-11-20

---