altera

    12Nhiệt

    6Trả lời

    Bất cứ ai cũng biết môi trường tốt để lập trình VHDL và mô phỏng nó (không quan trọng Xilinx hoặc Altera) bằng Linux?

    8Nhiệt

    3Trả lời

    Tôi có thể sử dụng trong VHDL một cái gì đó tương tự như C-Sourcecode-Macros __DATE__ và __TIME__ để làm cho thời gian biên dịch có sẵn trong FPGA như là một loại tem thời gian phiên bản? Là một >>> n