Tôi có thể sử dụng trong VHDL một cái gì đó tương tự như C-Sourcecode-Macros __DATE__ và __TIME__ để làm cho thời gian biên dịch có sẵn trong FPGA như là một loại tem thời gian phiên bản? Là một >>> n
Trình lên lịch của os nhỏ của tôi được viết trong assembly và tôi tự hỏi tại sao. Tôi phát hiện ra rằng các hướng dẫn eret không thể được tạo ra bởi trình biên dịch C, là somthing này có thể được gene